閉環中走絲線切割/閉環線切割機床概念淺析（下） 銜接上篇： 2．3 接口電路 設計接口電路時，主要考慮3方面因素； （1）總線負載。當CPU讀插件板上的內存或接口時，內存芯片式接口芯片將數據傳送到系統總線的數據總線上，此時數據總線上的所有負載都將成為內存芯片式接口芯片的負載。為了保證總線的正常工作，在接口電路中要增加雙向數據驅動。 （2）總線的競爭。PC機屬于獨立式I/O接口尋址方式，對一個地址，計算機可有I/O讀寫、DMA讀寫和存儲器讀寫，它們地址譯碼中加入AEN信號，避免DMA操作不會選通I/O地址。存儲器I/O接口地址易產生混淆，利用硬件電路進行存取，避免了總線競爭。只當CPU讀接口卡時，才允許通向系統數據線的三態門導通，其他任何時刻這些三態門必須呈現高阻狀態。 （3）接口保護。接口電路還應考慮由于接口電路出現故障或工作時的誤動作對計算機造成的損壞。 2．4 基于ISA總線的接口電路設計 （1）緩沖器有保護功能設計 用八同相雙向三志緩沖器/驅動器芯片SN74HC245緩沖ISA總線擴展槽與各器件間的8位數據信號。SN74HC245不但起緩沖、隔離作用，還有一定的保護和控制作用。工控機讀控制信號（低電平有效）邊接到SN74HC245的DIR（方向控制端），而門控信號接信號CS245。CS245W信號是I/O端口讀寫信號和接口地址譯碼信號產生的信號。當讀有效為低電平時，8254的數據可通過SN74HC245輸入到計算機；讀有效為高電平時，計算機的數據輸出。CS245實現只有計算機與8254交換數據時，選通SN74HC245的門控信號G，使之三態門打開。 （2）端口地址譯碼電路 采用GAL22V10芯片實現接口地址譯碼，為細分辨向電路提供時鐘CLK信號；為8254的片選線一起確定8254的地址。接口電源理圖見隨機說明說。 GAL器件是一種高性能的理想PLD產品。GAL器件采用E2CMOS工藝，可進行反復的編程和擦除，且具用低功耗、高速的特點。常用GAL器件有GAL16V8、GAL20V8、GAL22V10等。 GAL16V8、GAL20V8的使用方泛。但對于某些應用場合，這兩種GAL芯片往往不能滿足需要，其主要不足之處：乘積項不能超過8個； 能配置的輸出引腳zui多只有8個；不能對寄存器進行復位或置位操作；對反饋結構的限制較多，有些引腳不能反饋等。 GAL22V10是一種通用型GAL器件，它可以從某種程度上解決以上提到的GAL16V8和GAL20V8不足之處。GAL22V10內部共有132個與門，且輸出管腳上的與門不是平均分配；邏輯設計表達式中“與”項zui多為22個變量的邏輯乘；GAL22V10的輸出宏單元較簡潔、靈活，容易使用，不像GAL20V8在不同輸出模式下輸出反饋的種種限制。GAL22V10的輸出寵單元（OLMC）每個輸出寵單元由各自的SO和SI控制，可有4種不同的輸出工作模式。可編程的位置和復位可由二個與門進行統一的置位控制。 GAL22V10的邏輯設計軟件可用ABEL（3。0版以上）或其他邏輯設計語言。如PRO公司的Pro 98/99都集成了一個CUPL邏輯設計語言。CUPL語言也是一種編譯型硬件描述語言。VHDL支持所有的PLD器件。Pro 199的PLD設計工具支持實時檢測，并給出錯誤提示。通過其中的PLD-CUPL Wizard可很快捷地建立基于原理圖或文本方式的PLD設計文件，對這個文件進行編譯，就可得到符合工業標準的JEDEC文件（*。JED）。</P ABEL語言是美國DATA I/O公司的一種編譯型邏輯設計語言，它以其方便、靈活、易于掌握的特點，深受硬件邏輯設計者的喜愛。利用它高度結構化的語言、靈活多樣的邏輯描述形式可很容易地編寫出Abel原文件，編譯過程對用戶的邏輯設計進行語法檢查、邏輯化簡、自動成符合JEDEC標準的JED文件中的錯誤，或發現可能產生幫障的隱患，以提高設計的可靠性。ABEL軟件是通用的PLD器件設計軟件，高版本的ABEL幾乎可支持任何一種PLD器件。 不論選用那一種設計語言，zui后都要生成JEDEC格式文件，才能能過編程器燒入PLE器件。 總而言之，針對精密度數控機床伺服系統對位置反饋要求精度高、實時性好的特點，設計智能接口模塊來處理光柵尺信號，然后將其輸入工控機。在接口電路中利用GAL22V10芯片，可實現I/O端口控制和地址譯碼。GAL器件的使用，實現了用一片芯片代替幾個芯片，不僅減小了接口電路的體積，簡化了電路的設計，且減少了級延遲，提高了系統處理速度。 全文由蘇州中航長風數控科技有限公司采集整理友情發布，更多有關閉環控制線切割，中走絲線切割機技術原理資訊：，公司竭誠歡迎來實地實機探究試樣加工。 |
